summaryrefslogtreecommitdiff
path: root/guide
ModeNameSize
-rw-r--r--README.md1406logplain
-rw-r--r--README.org11967logplain
-rw-r--r--application-of-switches-and-caps.jpg373918logplain
-rw-r--r--circuit-diagram.png143680logplain
-rw-r--r--hotglue-left-hand.jpg146401logplain
-rw-r--r--left-hand-mcp-1.jpg32888logplain
-rw-r--r--left-hand-mcp-2.jpg34309logplain
-rw-r--r--left-hand-pcb-pyralux.png155562logplain
-rw-r--r--madness.jpg250797logplain
-rw-r--r--right-hand-pcb-1.jpg141214logplain
-rw-r--r--right-hand-pcb-pyralux.png142968logplain
-rw-r--r--right-hand-pcb-with-teensy.jpg130560logplain
-rw-r--r--rows-and-columns-connected-to-chips.jpg2330137logplain
-rw-r--r--teensy-1.jpg55299logplain
-rw-r--r--teensy-2-fuxor-reziztorrs.jpg55880logplain
-rw-r--r--wiring-create-columns-left.jpg1767903logplain
-rw-r--r--wiring-create-columns-right.jpg2183477logplain
-rw-r--r--wiring-create-rows-both-sides.jpg1977227logplain
-rw-r--r--wiring-create-rows-testing.jpg2231699logplain
-rw-r--r--wiring_create_rows.jpg1708133logplain
-rw-r--r--workbench.jpg106572logplain
generated by cgit v1.2.3 (git 2.25.1) at 2024-11-22 02:14:02 +0000